<?xml version="1.0" encoding="gb2312"?>
<!DOCTYPE wml PUBLIC "-//WAPFORUM//DTD WML 1.1//EN" "http://www.wapforum.org/ DTD/wml_1.1.xml">

<wml>
<card id="article">
<p><b>SMT之家</b><br/></p>
<p><b>解析DDR设计中容性负载补偿的作用</b><br/></p>
<p>一博科技(2023/5/17 10:38)<br/></p>
<p>高速先生成员--孙小兵


我们先来了解一下容性负载和感性负载对链路阻抗的影响。仿真链路模型如下图所示。链路中有三段50Ω的理想传输线，第一段和第二段之间增加一个电容模拟容性负载，第二段和第三段之间增加一个 ...<br/></p>
<p><br/><a href="http://www.smthome.net/wap.php?action=list&id=85&page=28">GO BACK</a><br/></p>
<p><br/><a href="http://www.smthome.net/wap.php">HOME</a></p>
<p><br/><b>(C) SMT之家</b></p>
</card>
</wml>
